JA 0153849 JUN 1988

(54) SEMICONDUCTOR DEVICE

(11) 63-153849 (A) (43) 27.6.1988 (19) JP

(21) Appl. No. 61-302520 (22) 17.12.1986

(71) NEC CORP (72) YUJI MATSUBARA

(51) Int. Cl. H01L23/50

PURPOSE: To increase the mounting density of substrates by a method wherein, within a semiconductor device—with outer lead protruding from only one side of a package, the package is inclined in the direction of the tip of outer lead. CONSTITUTION: An outer lead 1 is bent so that the direction B of package 2 may make an oblique angle α with the direction A of the tip of outer lead 1. Thus, the mounting density of substrates 4 can be increased compared with conventional substrates 4 mounted with ZIP. Furthermore, when the taper angle β on the surface of another package 3 is equalized with the oblique angle α , the mounting density of substrates can be further increased.

00000

BEST AVAILABLE COPY

9 日本国特許庁(JP) ①特許出願公開

¹⁹ 公開特許公報(A) 昭63-153849

H 01 L 23/50

識別記号 N-7735-5F

審査請求 未請求 発明の数 1 (全2頁)

❷発明の名称: 半導体装置

②特 願 昭61-302520

營出・顧 昭61(1986)12月17日

描可 東京都港区芝5丁目33番1号 日本電気株式会社内 ①出。期:人 日本電気株式会社 東京都港区芝5丁目33番1号

②代作理法人 弁理士 内 原

向上に関する。

〔従来の技術〕

従来、この間の半導体装置、例えばジグザダイ ンラインパッケーツ(以下ZIPと称す)では、 第4回の側面図に示すように、外部リード110 先端の方向Aに対して、パッケージ5の方向 b'は

〔・発明が解決しよりとする問題点〕

ZIPは基板に最直に実装する半導体技能であ る。従って、上述した従来のZIPでは、同一弟 ァケージの煩きは、前記パッケージ上 板内では非常に高音実装できるが、第5回の質面 - 角度に等しいかまたはそれ以下で 一一回に示すように、基板4同士を何枚も並列に並べ て装置に実装しようとすれば、パッケーツ5が垂 直のため以IPの高さが高い分だけ、基板の実技 密度は低くなる欠点がある。

[問題点を解決するための手段]

本発明の半導体装置は、外部リードの先端方向 に対してパッケージをはかせている。

〔実施例〕

次に本発明について図面を参照して説明する。

-279- BEST AVAILABLE COPY

集1回は本発明の一実施例の側面図である。第 1回にかいて、外部リード1の先端方向Aに対し して、デケーツ2の方向Bは角度のだけ頃くよう に外部リード1にかいて曲げが行なわれている。 このようにすると、第1回の2IPを実装した基 域を重ねた状態を示す第3回の側面図のように、 基板4の実装密度は第4回に示す従来の2IPを 実装した基板4に比べて高くなる。

第2回は本発明の他の実施例の側面図である。 第2回において、パッケージ3の上面のナーパー 角度がは、パッケージ3の頃をαと同じにしてある。とのようにすると、第1回に示した実施例を 実装した基板よりも更に基板の実装密度が高くな る利点がある。

(発明の効果)

以上説明したように本発明は、リードの先端の 方向に対してパッケージを傾けることにより本発 明の半端を装置を実装した基板の実装密度を高く することができる効果があり、しかして、パッケ ージの傾きの角度よりもパッケージ上面のテーパ 角度を大きくするか少なくとも同等化することに よって、その効果を最大限化発揮させることがで まる。


4 図面の簡単な説明


第1回は本発明の一実施例の側面関、第2回は本発明の他の実施例の側面関、第3回は本発明の びIPを実装した基板の実装密度を示すための側面図、第4回は従来の2IPを示す側面図、第5 図は従来の2IPを示す側面図、第5 図は従来の2IPを示す側面図、第5


1 , 1 1 ……外部リード、2 , 3 , 5 ……バッケージ、4 …… 若被、A ……外部リード先端方向、 Β , B' …… バッケージ方向、α … … パッケージの 填き、β …… パッケージの上面のテーバ角度。

代理人 弁理士 内 原









第5図

BEST AVAILABLE COPY